5 月 26 日消息，华为提出芯片τ（韬）定律，证明无需 EUV 先进光刻机，也可打造出等效 1.4nm 级别的芯片。

该定律跳出传统 “缩小晶体管几何尺寸” 的发展思路，将研发重心转向信号传输时间缩微，依托逻辑折叠等技术，推动半导体与电子系统持续迭代。

其核心逻辑，是在器件、电路、芯片、系统全维度压缩时间常数 τ，不再单纯依赖制程微缩。

业内解释，芯片本质是数据搬运载体。过往行业依靠先进光刻机缩小电路尺寸、提升数据传输效率，但当下物理尺度已逼近极限，

漏电、数据损耗等问题频发，摩尔定律逐渐遭遇瓶颈。

在无法获取顶尖 EUV 光刻机与先进代工服务的背景下，华为另辟蹊径，探索出全新发展路径。行业观点认为，

这套方案依托架构、算法等软技术，不靠顶尖制程也能实现性能跨代提升，打破了传统芯片行业的竞争逻辑。

目前 τ 定律已形成成熟的系统工程思路，但尚未成为全行业通用的经济法则。

华为也用实际成果验证了该路线的可行性。据何庭波发布的论文数据，2020 年 5 月至 2026 年 5 月，华为累计设计并量产 381 款芯片，

广泛应用于移动终端、人工智能、汽车、工业及基础设施领域，τ 缩微技术在多款产品中得到落地验证。

按照规划，2029 年 CPU 主频将突破 4GHz；未来三至五年，麒麟 SoC 综合能效有望提升一倍以上；至 2035 年，AI 硬件集成度更将增长百倍以上。

不同于海外厂商一味追求制程微缩，华为这套技术路线更聚焦芯片整体能效。通过芯片双层堆叠、垂直互连替代平面长走线等方式，

实现多重优势：一是大幅提升晶体管密度；二是缩短信号路径，同步实现降功耗、提性能；三是利用成熟工艺，达成媲美 3nm 及以下先进制程的等效性能。

最后，华为坦言，τ 定律的落地与普及并非单打独斗就能完成，还需要全行业在工具链、行业标准、器件研发、商业生态等方面协同共建。