12月6日消息，先进工艺领域中，5nm以下节点普遍采用EUV工艺，DUV光刻微缩至7nm已面临巨大挑战，但这并非国内半导体发展的上限，未来有望依托

该路线突破至2nm级别。即便抛开外部制裁因素，追求DUV光刻工艺极限也是国内半导体产业的重要发展方向，相关技术研究早已启动。集邦科技近期报道提及，

华为早在2021年就发表相关研究论文，其提交的专利介绍了SAQP（自对准四重图案化）技术，可在无EUV光刻机的情况下实现2nm级工艺。 该专利通过DUV光刻机与SAQP技术的结合，能让芯片栅极距低于21nm，恰好满足2nm工艺的门槛要求。需要明确的是，不少报道将SAQP误译为“四重光刻”，

二者差异极大——四重光刻在技术可行性与成本控制上均难以实现，几乎不具备落地可能。 2nm工艺并非国内技术探索的终点，华为还布局了大量GAA环绕栅极晶体管及CFET互补氧化物晶体管相关专利，其中CFET更是业界公认的1nm以下至0.1nm节点

核心技术。值得注意的是，上述技术目前仍停留在专利层面，尚未进入量产阶段，但这已充分证明国内在先进工艺领域的探索从未止步，且正走出一条差异化路线。

这不仅能助力国内芯片摆脱外部制裁束缚，更有望形成独特竞争力——当国内依托DUV路线量产2nm芯片时，台积电、三星、Intel等依赖昂贵EUV甚至High NA EUV

光刻机的企业，或将面临不小的竞争压力。