10 月 26 日消息，英特尔制造开发与客户互动副总裁兼总经理克里斯・奥思（Chris Auth）表示，相较台积电，

英特尔更适配 High NA EUV 光刻机方案。

他解释，英特尔芯片搭载背面供电架构，可直接依托 High NA EUV 完成电路光刻。

英特尔 CTO 普什卡尔・拉纳德（Pushkar Ranade）同时提出，追赶台积电的核心瓶颈在于产能规模，而非技术本身。

High NA EUV 能够提升晶圆光刻分辨率，支持 16nm–8nm 区间的图形间距，厂商可借助单次曝光降低制造成本。

光刻中的间距，代表芯片图形结构之间的距离；台积电等同行多采用分步光刻，以此规避单步曝光下严苛的间距约束。

奥思称，英特尔的图形间距指标相对宽松，容错空间更高，适配 High NA EUV 的落地条件。“背面供电方案降低了晶圆正面的间距压力，

让我们能够直接使用 High NA EUV 光刻。台积电无背面供电设计，面临更严苛的间距要求，因此需要采用 EUV 双重曝光工艺。”

他还透露，Intel 14A（1.4nm）工艺现已开放 PDK 工艺设计套件选项，英特尔正在逐个对接客户推进合作。

背面供电技术把供电线路转移至晶圆背面，释放正面空间，用于排布计算晶体管与互联线路。

这也印证，英特尔计划在 14A 节点落地该方案，而非此前传闻的 Intel 18A（1.8nm）。