8 月 24 日消息，据 Wccftech 报道，SK 海力士近日公布了 HBM 技术加速演进路线，计划引入 EMIB 封装方案，并把 3D 集成确立为长期发展目标。

现阶段 HBM 依靠 TSV 硅通孔技术，把多层 DRAM 芯片堆叠在基础裸片之上，最高实现 16 层堆叠。

HBM 存储模块与 XPU 计算单元（包含 GPU、TPU 等）相互独立，借助 2.5D 封装搭载在同一中介层上。

单组 HBM 模块配备 1024 位 I/O 接口（合计 16 通道），经由物理接口层 PHY 对接 XPU。下一代 HBM4 将首次把 I/O 接口提升至 2048 位，

这是 HBM 自 2015 年诞生以来规格上最大的一次升级。

封装工艺层面，行业现有两条主流路线：热压键合搭配非导电膜（TC+NCF）、整体回流焊搭配模塑底部填充（MR+MUF）。

TC+NCF 抗芯片翘曲能力更强，但热阻偏大、生产效率较低；MR+MUF 具备高生产效率、低热阻的优势，但容易产生翘曲、间隙填充不良等缺陷。

面向远期规划，SK 海力士将布局混合键合技术，取消芯片堆叠凸块，缩小芯片间距。同时公司研发 I‑HBM 局部散热技术，

对标三星 HPB 方案，优化热传导路径，提升散热能力，支撑更高层数的芯片堆叠。

2.5D 封装方案上，SK 海力士在原有 CoWoS‑L、CoWoS‑R、CoWoS‑S 方案基础上，新增英特尔 EMIB 技术，丰富异构集成选择。

另有市场消息称，SK 海力士与英特尔或将在存储业务成立合资公司，深化双方合作。和三星思路相近，SK 海力士也在推进 3D 垂直堆叠技术，

尝试将 HBM 直接堆叠在计算模块上方，突破现有封装架构的带宽与能效上限。