7 月 5 日消息，业内普遍认为 5nm 及以下先进制程离不开 EUV 光刻机，但 EUV 设备造价高昂、供应受限，

也让业界持续探讨：仅依靠 DUV 光刻，工艺制程究竟能推进到何种水平？

英特尔、台积电、三星均已全面导入 EUV 产线，无需受限于 DUV 方案；中芯国际则持续深耕 DUV 多重曝光技术，

光刻领域行业专家 Frederick Chen 近期发现两项中芯国际相关专利，完整展现其技术攻关方向。

两项专利最早于 2024 年 10 月在中国提交，后续同步在美国完成申请，核心目标是在提升晶体管集成密度的同时，拓宽芯片设计适配灵活度。

相关技术原理较为专业，核心思路是平衡 SAQP 自对准四重图案工艺与传统 LELE 光刻蚀刻工艺：SAQP 可仅凭 DUV 实现高精度图形，

但量产痛点显著，英特尔早年应用该方案时，曾遭遇良率偏低、生产成本居高不下等难题，量产落地难度极大。

中芯国际这套专利方案，通过 EDA 设计工具与多重曝光工艺协同优化，将原本需 SAQP 加工的芯片图层改用 LELE 工艺处理，

大幅减少光罩使用数量、降低多层对准误差，有效提升芯片量产良率。

依托该技术，芯片最小线宽间距可压缩至 24nm，对应晶体管单元高度对标台积电 3nm 至 2nm 工艺区间。

本次披露专利仅是中芯新一代制程技术的一环，后续还将持续迭代工艺路线，目标多代制程摆脱 EUV 依赖。此前行业分析提及，

其 N+4 至 N+6 迭代路线会持续缩小线宽、提升集成密度，其中 N+6 工艺晶体管密度可达 305Mtr/mm²，等效对标 1.Xnm 级别制程。

长远来看，中芯国际将持续打磨 DUV 多重曝光技术，依靠这套方案逐步追平国际先进制程，即便量产节奏存在 1 至 3 年时间差，

也给海外头部厂商带来竞争压力：仅凭借 DUV 设备便能大幅缩小代差，若未来可使用 EUV，技术追赶空间将更为可观。