10nm 以下 DRAM 晶体管诞生
12月17日消息,据The Elec报道,三星与三星先进技术研究所联合宣布,成功研发出可在10纳米以下制程节点生产DRAM的新型晶体管。
这一技术突破将解决移动内存进一步微缩面临的关键物理难题,为未来设备带来更高容量与性能提升。传统DRAM制程进入10纳米以下节点后,
受物理极限制约遭遇严峻挑战,而此次推出的“高耐热非晶氧化物半导体晶体管”,具备出色的高温稳定性,可在550摄氏度环境下保持性能不衰退,
完全适配先进制造工艺需求。
该晶体管采用垂直沟道设计,沟道长度仅100纳米,且能与单片CoP DRAM架构集成。测试数据显示,其漏极电流表现稳定,
长期老化测试中也保持了良好可靠性。
三星方面表示,该技术计划应用于未来0a与0b级别DRAM产品,目前仍处于研究阶段。预计搭载该技术的存储芯片,将助力三星稳固高密度内存市场竞争力,
2026年起有望陆续应用于终端设备。
