8 月 28 日消息，国内 DRAM 厂商长鑫存储（CXMT）已将高 K 金属栅极（HKMG）技术导入 DRAM 晶体管，本次器件与材料层面的迭代，

有望解决制程微缩带来的漏电问题，为冲击 1a 级先进 DRAM 节点筑牢技术根基。

伴随 DRAM 器件尺寸不断缩小，传统二氧化硅绝缘层受限于物理厚度，极易出现量子隧穿引发的漏电现象。

长鑫存储选用氧化铪等高介电常数材料替换原有硅基绝缘层。氧化铪介电常数显著高于二氧化硅，同等电压下可承载更多电荷，

兼顾绝缘性能与工艺微缩空间。与此同时，以定制金属栅极堆叠替代传统多晶硅栅极，消除多晶硅耗尽效应造成的电学损耗，进一步提升器件运行效率。

这套 HKMG 方案对 1T1C 结构的 DRAM 存储阵列增益显著，既可抑制漏电、降低无效发热，优化整体功耗表现，

还能凭借金属栅极更快的开关速度，赋能 DRAM 实现更高的数据传输性能。

据行业信息，长鑫存储正把 HKMG 技术落地于 G4 制程与 LPDDR5X 产品，业内普遍判断 G4 制程对标 1z 级节点，该技术的商用落地，

标志着长鑫存储距离 1a 级节点更近一步。其下一代 15nm 级别 G5 制程也处于研发推进当中，工艺迭代节奏持续加快。

高带宽内存方面，依托 18nm G3 制程，长鑫存储 HBM2E 已进入风险试产，基于 G4 制程的 HBM3 样品现已对外送样；

DDR6 内存芯片也完成研发验证，量产进程再进一步。

反观海外 DRAM 巨头三星、SK 海力士、美光，正攻坚 D0a 亚 10nm 节点，同时布局 3D DRAM、4F² 存储单元架构，

借助晶体管与电容垂直堆叠压缩单元面积，巩固自身技术优势。

产能端长鑫存储同样提速，当前晶圆月产能约 20 万片，计划年底提升至 30 万片 / 月，其中 HBM 相关产能规划约 5 万片 / 月。

上海、合肥两座新工厂投建完成后，总月产能有望攀升至 60 万片。机构预测，2030 年前后长鑫存储产量有望超越美光；

2026‑2031 年月产能年均新增约 10 万片，2031 年目标达到 80 万片 / 月，相较 2024 年增幅超 5 倍。